(PhysOrg.com) -- Onderzoekers van Chalmers hebben aangetoond dat twee gestapelde chips verticaal met elkaar kunnen worden verbonden met koolstof nanobuisjes via de chips. Deze nieuwe methode verbetert de mogelijkheden voor 3D-integratie van circuits, een van de meest veelbelovende benaderingen voor miniaturisatie en prestatiebevordering van elektronica.

Driedimensionale integratie is een hot veld binnen de elektronica, omdat het een nieuwe manier biedt om componenten dicht te verpakken en zo kleine, goed werkende eenheden. Bij het verticaal stapelen van chips, de meest effectieve manier om ze met elkaar te verbinden is met elektrische verbindingen die door de chip gaan (in plaats van aan de randen met elkaar te verbinden) - wat bekend staat als doorgaande silicium via's.

De industrie heeft hiervoor tot nu toe voornamelijk koper gebruikt; echter, koper heeft verschillende nadelen die de betrouwbaarheid van 3D-elektronica kunnen beperken. Een ander groot probleem is de koeling wanneer de chips heet worden. De uitstekende thermische eigenschappen van koolstofnanobuisjes kunnen daarbij een beslissende rol spelen.

Zo werkt een onderzoeksteam van Chalmers met koolstofnanobuisjes als geleidend materiaal voor doorgaande silicium via's. Koolstofnanobuisjes - of buizen gemaakt van grafeen waarvan de wanden slechts één atoom dik zijn - zullen de meest betrouwbare van alle geleidende materialen zijn als het mogelijk is om ze op grote schaal te gebruiken. Dit is de mening van Kjell Jeppsson, een lid van het onderzoeksteam.

"Mogelijk, koolstofnanobuisjes hebben veel betere eigenschappen dan koper, zowel qua thermische als elektrische geleidbaarheid”, hij zegt. “Ook uit puur mechanisch oogpunt zijn koolstofnanobuisjes beter geschikt voor gebruik met silicium. Ze zetten ongeveer evenveel uit als het omringende silicium, terwijl koper meer uitzet, wat resulteert in mechanische spanning waardoor de componenten kunnen breken."

De onderzoekers hebben aangetoond dat twee chips verticaal kunnen worden verbonden met koolstofnanobuisjes door middel van silicium via interconnects, en dat de chips verlijmd kunnen worden. Ze hebben ook aangetoond dat dezelfde methode kan worden gebruikt voor elektrische interconnectie tussen de chip en het pakket.

Promovendus Teng Wang – die op 12 december zijn proefschrift verdedigt – heeft aan de productie gewerkt. Hij heeft een techniek ontwikkeld om doorgaande silicium via's te vullen met duizenden koolstofnanobuisjes. De chips worden vervolgens met een lijm verbonden, zodat de koolstofnanobuisjes direct in contact komen en zo stroom door de chips kunnen geleiden.

"Een moeilijkheid is het produceren van koolstofnanobuizen met perfecte eigenschappen en met de lengte die we nodig hebben om door de chip te gaan, " zegt hij. "We hebben buizen gemaakt van 200 micrometer lang, die kan worden vergeleken met de diameter die slechts 10 nanometer is. hun eigenschappen, echter, zijn nog niet perfect."

Om de methode over te dragen naar industriële productie, productietemperatuur moet worden verlaagd tot maximaal 450 graden. Dit is een grote uitdaging, aangezien koolstofnanobuisjes momenteel worden "gegroeid" op minimaal 700 graden.

Indien succesvol, Er ontstaan ​​geheel nieuwe mogelijkheden voor toekomstige inkrimping van elektronica – niet in de laatste plaats in termen van verbeterde prestaties. De driedimensionale integratie met behulp van through-silicium via's zorgt voor aanzienlijk snellere signaaloverdracht dan traditionele integratie waarbij chips naast elkaar worden geplaatst. Verder, through-silicium via's met koolstofnanobuisjes zorgen voor een goedkopere productie in vergelijking met de huidige technologie die gebruik maakt van koperen interconnects.

"Er zijn verschillende projecten met 3D-integratie aan de gang in de industrie, maar er zijn potentiële problemen met zowel koeling als betrouwbaarheid, aangezien ze koper gebruiken, " zegt Kjell Jeppsson. "Als onze methode op grote schaal werkt, Ik denk dat het binnen vijf jaar in productie zal zijn."