IBM, haar Research Alliance-partners Globalfoundries en Samsung, en leveranciers van apparatuur hebben een proces ontwikkeld dat voor het eerst in de branche is gebruikt om silicium nanosheet-transistors te bouwen die 5 nanometer (nm)-chips mogelijk maken. De details van het proces zullen worden gepresenteerd op de 2017 Symposia on VLSI Technology and Circuits-conferentie in Kyoto, Japan. In minder dan twee jaar sinds de ontwikkeling van een 7nm-testknooppuntchip met 20 miljard transistors, wetenschappers hebben de weg vrijgemaakt voor 30 miljard schakelaars op een chip ter grootte van een vingernagel.

De resulterende prestatieverbetering zal cognitief computergebruik helpen versnellen, het internet der dingen (IoT), en andere data-intensieve applicaties die in de cloud worden geleverd. De energiebesparing zou ook kunnen betekenen dat de batterijen in smartphones en andere mobiele producten twee tot drie keer langer meegaan dan de huidige apparaten, voordat deze moet worden opgeladen.

Wetenschappers die werken als onderdeel van de door IBM geleide Research Alliance aan het SUNY Polytechnic Institute Colleges of Nanoscale Science and Engineering's NanoTech Complex in Albany, NY bereikte de doorbraak door stapels silicium nanosheets te gebruiken als de apparaatstructuur van de transistor, in plaats van de standaard FinFET-architectuur, dat is de blauwdruk voor de halfgeleiderindustrie tot 7nm-knooppunttechnologie.

"Om het bedrijfsleven en de samenleving de komende jaren te laten voldoen aan de eisen van cognitieve en cloudcomputing, vooruitgang in de halfgeleidertechnologie is essentieel, " zei Arvind Krishna, senior Vice President, hybride cloud, en directeur, IBM-onderzoek. "Daarom streeft IBM agressief naar nieuwe en andere architecturen en materialen die de grenzen van deze industrie verleggen, en brengt ze op de markt in technologieën zoals mainframes en onze cognitieve systemen."

De demonstratie van silicium nanosheettransistors, zoals beschreven in de Research Alliance paper Stacked Nanosheet Gate-All-Around Transistor to Enable Scaling Beyond FinFET, en uitgegeven door VLSI, bewijst dat 5nm-chips mogelijk zijn, krachtiger, en niet te ver weg in de toekomst.

Vergeleken met de toonaangevende 10nm-technologie die op de markt verkrijgbaar is, een op nanosheets gebaseerde 5nm-technologie kan 40 procent prestatieverbetering leveren bij vast vermogen, of 75 procent energiebesparing bij gelijke prestaties. Deze verbetering zorgt voor een aanzienlijke boost om te voldoen aan de toekomstige eisen van kunstmatige intelligentie (AI)-systemen, virtual reality en mobiele apparaten.

Een nieuwe schakelaar bouwen

"Deze aankondiging is het nieuwste voorbeeld van het onderzoek van wereldklasse dat voortkomt uit onze baanbrekende publiek-private samenwerking in New York, " zei Gary Patton, CTO en Head of Worldwide R&D bij Globalfoundries. "Terwijl we vooruitgang boeken in de richting van de commercialisering van 7nm in 2018 in onze Fab 8-productiefaciliteit, we streven actief naar de volgende generatie technologieën op 5nm en daarbuiten om technologisch leiderschap te behouden en onze klanten in staat te stellen een kleinere, sneller, en meer kostenefficiënte opwekking van halfgeleiders."

IBM Research onderzoekt al meer dan 10 jaar nanosheet-halfgeleidertechnologie. Dit werk is het eerste in de industrie dat de haalbaarheid aantoont om gestapelde nanosheet-apparaten te ontwerpen en te fabriceren met elektrische eigenschappen die superieur zijn aan de FinFET-architectuur.

Dezelfde Extreme Ultraviolet (EUV) lithografie-aanpak die werd gebruikt om het 7nm-testknooppunt en de 20 miljard transistors te produceren, werd toegepast op de nanosheet-transistorarchitectuur. Met behulp van EUV-lithografie, de breedte van de nanosheets kan traploos worden aangepast, allemaal binnen één productieproces of chipontwerp. Deze aanpasbaarheid maakt het mogelijk de prestaties en het vermogen voor specifieke circuits te verfijnen - iets wat niet mogelijk is met de huidige FinFET-transistorarchitectuurproductie, die wordt beperkt door de stroomvoerende vinhoogte. Daarom, terwijl FinFET-chips kunnen schalen tot 5nm, het simpelweg verkleinen van de ruimte tussen de vinnen zorgt niet voor meer stroom voor extra prestaties.

"De aankondiging van vandaag zet de publiek-private modelsamenwerking met IBM voort die SUNY-Polytechnic's energie geeft, Albany's, en het leiderschap en de innovatie van de staat New York bij het ontwikkelen van technologieën van de volgende generatie, " zei dr. Bahgat Sammakia, interim-voorzitter, SUNY Polytechnisch Instituut. "Wij zijn van mening dat het inschakelen van de eerste 5nm-transistor een belangrijke mijlpaal is voor de hele halfgeleiderindustrie, aangezien we verder gaan dan de beperkingen van onze huidige mogelijkheden. De samenwerking van SUNY Poly met IBM en Empire State Development is een perfect voorbeeld van hoe de industrie, Overheid en wetenschap kunnen succesvol samenwerken en een brede en positieve impact hebben op de samenleving."

Een deel van IBM's $ 3 miljard, vijfjarige investering in chip-R&D (aangekondigd in 2014), het bewijs van de schaalbaarheid van nanosheet-architectuur naar een 5nm-knooppunt zet IBM's erfenis van historische bijdragen aan silicium- en halfgeleiderinnovatie voort. Ze omvatten de uitvinding of eerste implementatie van de single cell DRAM, de Dennard-schaalwetten, chemisch versterkte fotoresists, koper verbindt bedrading, Silicium op Isolator, gespannen techniek, multi-core microprocessors, immersie lithografie, hoge snelheid SiGe, High-k gate diëlektrica, ingebed DRAM, 3D-chipstapeling en luchtspleetisolatoren.